Purduen yliopiston insinöörit ovat keksineet, miten testata kahdesta erilaisesta transistorista koostuva mikropiiri kerralla. Teollisuus voisi säästää tällä menetelmällä kymmeniä miljoonia euroja vuosittaisia testauskuluja.
Yleisimmissä tietokonesi...

Purduen yliopiston insinöörit ovat keksineet, miten testata kahdesta erilaisesta transistorista koostuva mikropiiri kerralla. Teollisuus voisi säästää tällä menetelmällä kymmeniä miljoonia euroja vuosittaisia testauskuluja.

Yleisimmissä tietokonesiruissa, ns. CMOS-siruissa (Complementary Metal Oxide Semiconductor Chips), käytetään P-kanavatransistoreita (PMOS) ja N-kanavatransistoreita (NMO), jotka heikkenevät ajan mittaan eri tahtiin.

Transistorien heikkeneminen liittyy vety- ja piiatomien sekä vedyn ja piioksidin välisiin sidoksiin. Nyt kehitetty matemaattinen testausmenetelmä ennustaa, mihin tahtiin vetysidokset katkeavat.

Aikaisemmin transistorien testaamiseen on tarvittu kahta erillistä mallia. ”Uusi testausmenetelmä on ensimmäinen yksittäinen työkalu, jolla pystytään ennustamaan tarkasti, miten kahdesta eri tyyppisestä transistorista suunniteltu piiri huononee ajan mittaan”, sanoo Purduen yliopiston professori Ashraf Alam laitoksensa tiedotteessa.

”Testaaminen vaatii valtavasti resursseja”, jatkaa Alam. ”Kun molempien transistorien käyttäytyminen katetaan samalla mallilla, uusien mikropiirin suorituskyvyn määrittämiseen ei tarvita yhtä montaa mittausta kuin nykyisissä testauksissa.”